碳化硅（SiC）衬底制备：用于亚埃级微粗糙度控制的先进化学机械抛光（CMP）策略

引言：宽带隙功率半导体制造的晶格挑战

 

碳化硅 (SiC) 从根本上革新了电力电子领域，成为高压、高频和高热效率应用的理想衬底材料。从 800V 电动汽车 (EV) 驱动逆变器和兆瓦级电网基础设施，到先进的可再生能源开关设备，SiC 的宽带隙特性使器件能够在远超传统硅物理极限的击穿电压和温度下工作。

 

然而，将碳化硅（SiC）的原材料优势转化为高良率的器件制造，完全取决于初始晶圆表面的原子级完美度。在同质外延层生长之前，衬底表面必须完全没有结构缺陷、划痕和晶体应变。由于碳化硅化学性质稳定且机械硬度极高（莫氏硬度为9.2至9.5，仅次于金刚石），传统的抛光方法完全失效。要在不引入亚表面结构应变的情况下实现亚埃级微观粗糙度（Ra

1.抛光α-SiC晶面的摩擦化学障碍

 

碳化硅(SiC)极高的物理和化学稳定性使其在严苛的现场作业中表现出色，但也给晶圆尺寸缩小和切割带来了巨大的挑战。与易氧化且具有各向同性机械性能的硅不同，单晶4H-SiC具有高度各向异性的六方晶格。

 

 

 

极坐标面部差异：Si 型脸与 C 型脸

 

商用 4H-SiC 晶片沿特定的晶体学方向切割，露出两个截然不同的极性表面：硅端面 (0001) 和碳端面 (000)。

 

• 碳面（C面）具有更高的化学反应活性和更低的活化能垒，使其能够在相对较高的材料去除率 (MRR) 下进行平面化。

 

• 硅面（Si-Face）由于其表面硅原子具有高度致密的电子结构，因此硅面化学性质非常稳定。由于硅面被广泛用于下游器件制造和外延生长，因此解决其极强的耐化学腐蚀性是功率半导体线路设计的核心问题。

 

纯机械磨损的失效

 

仅使用超硬金刚石磨料对 4H-SiC 进行表面处理会造成灾难性的划痕网络、微崩裂和深层亚表面晶格损伤 (SSD)。这些机械缺陷会成为后续 MOCVD 外延过程中破坏性堆垛层错和穿透位错的成核位点，从而彻底破坏成品 MOSFET 的阻断电压和漏栅极电流。

 

2.先进电化学CMP：通过可控氧化克服惯性

 

为了在惰性 Si 表面上实现无划痕、亚埃级的微观粗糙度轮廓，先进的 CMP 工艺必须依靠紧密平衡的摩擦化学机制：连续的、原位的化学转化，然后进行分子级的机械扫掠。

 

协同氧化-磨损基质

 

由于天然碳化硅对标准碱性缓冲液没有反应，先进的晶圆抛光工艺 (CMP) 会注入强化学氧化剂，例如高锰酸钾 (KM)。_n这₄），次氯酸钠（N_一个OCl₂），或过氧化氢（H₂O）。₂这₂) 在过渡金属催化剂的作用下——进入酸性胶体二氧化硅浆液。

 

• 氧化步骤强氧化剂会破坏表面稳定的Si-C键，将最外层的原子层转化为更柔软的水合二氧化硅(SiO₂)。_我这₂nH₂O)钝化膜。

 

• 磨损步骤柔软的氧化皮会被较软的胶体二氧化硅颗粒（SiO₂）不断去除。₂（莫氏硬度~7）嵌入刚性聚氨酯抛光垫中，确保底层的单晶SiC晶格永远不会被硬磨料刮伤。

 

确保原子级平整的阶梯状表面轮廓

 

当化学氧化速率和机械磨损速率达到完美平衡时，化学机械抛光（CMP）工艺能够揭示4H-SiC晶体的真实热力学原子结构：一个高度规则、排列有序的原子台阶和台面矩阵。微观粗糙度降至1Å以下（Ra

 

3.基板均匀性基础设施：载体选择和机械缓冲层

 

在整个 150 毫米或 200 毫米 SiC 晶圆区域内实现亚埃级的完美精度，需要完全稳定的机械背景，没有基线几何微偏差。

 

利用低偏差载片晶圆减轻TTV和翘曲

 

在SiC化学机械抛光（CMP）所需的高压、长时间抛光循环中，活性基片通过背压式多区域载体压紧在抛光垫上。压力分布的任何不均匀性都会导致局部过度抛光或边缘滚落缺陷。利用高刚性、超平整的基片可以有效解决这一问题。 优质硅晶圆在CMP工具装置中，作为底层结构载体或参考基底的衬底提供了一个稳定的平行几何基准。这使得减薄后的SiC衬底的最终总厚度偏差（TTV）限制在亚微米级公差范围内。

 

利用高纯度模拟元件保护资本设备

 

SiC CMP 抛光液具有强腐蚀性，含有专为极端环境设计的高密度化学成分。为了验证去除曲线、绘制抛光液输送机制图并预热抛光垫，同时又不损坏昂贵的原生 SiC 衬底，集成生产线采用了高纯度的抛光液。 硅虚拟晶片以及牺牲结构。这确保在有源功率半导体运行开始之前，抛光工具的运动学在稳定条件下得到优化。

通过柔性层实现工程背面保护平衡

 

为了保护SiC衬底未抛光的背面免受双面加工过程中寄生化学侵蚀或刮擦，工程师采用了均匀的介电背衬。利用定制的热氧化晶片作为工艺参考，工程师可以精确地模拟应力分布并校准背衬焊盘的机械柔度，从而防止坚硬的宽带隙晶片在强大的下压力下开裂。

 

4.适用于外延生长的4H-SiC衬底的技术规格

 

表面轮廓参数	标准后金刚石抛光状态	FSM 高级后 CMP 靶	对功率器件良率的直接影响
表面粗糙度（Ra）	1.5纳米至5.0纳米	亚埃级（	消除外延堆垛层错；降低 MOSFET 漏电流。
地下损伤（SSD）	深晶格应变	绝对零度（纯净单晶）	防止高压（>1200V）模块下器件过早损坏。
划痕密度矩阵	可见的微小划痕/凹坑	零划痕（无划痕表面）	消除垂直沟槽结构中的栅极氧化层可靠性故障。
表面相组成	粗糙的机械表面	原子台阶和露台	促进同质外延过程中完美、均匀的阶梯状生长。

 

5.通过先进的晶圆回收技术优化研发材料预算

 

为200mm SiC生产线开发定制化学配方、验证抛光垫沟槽纹理以及优化浆料流速，都是极其昂贵的研发项目。每次CMP抛光垫调理评估或机械间隙试验都需要使用全新的优质宽带隙衬底，这会迅速耗尽项目预算。

 

通过利用高度专业化的晶圆回收服务，先进的功率晶圆厂可以建立高效的闭环材料流水线。测试监测衬底、加工缺陷的外延层和边缘损伤的工程晶圆会被去除缺陷层，并通过优化的化学机械抛光（CMP）工艺进行平坦化处理，以重置原子级基线，并检查其金属和颗粒的洁净度。这使得研发部门能够多次循环优化工艺流程，在保持反应堆级洁净度的同时，显著降低衬底材料的损耗率。

 

常问问题

 

为什么标准硅CMP浆料在4H-SiC上没有材料去除率？

标准的硅化学机械抛光（CMP）依赖于弱碱性机制（通常使用氢氧化钾或氨水）。₄OH) 可以软化硅。由于 4H-SiC 具有高度稳定的共价网络和宽带隙，这些弱碱无法破坏表面键。如果没有强氧化剂来强制形成中间 SiO，则 4H-SiC 无法形成表面键。₂在该层中，抛光的化学成分为零，导致抛光垫表面光滑，材料去除量为零。

 

表面微观粗糙度如何直接影响SiC MOSFET的沟道迁移率？

垂直SiC MOSFET沿栅极氧化层正下方的反向沟道传导电流。如果初始衬底具有较高的微观粗糙度（Ra>0.5nm），则SiC与栅极介质之间的界面会变得粗糙。这会导致载流子发生严重的表面粗糙度散射，从而显著降低沟道迁移率并增加静态导通电阻（R_on）。_DS（在))成品电源开关。

 

FSM能否提供定制的氧化基底以支持高压CMP校准装置？

是的。FSM 提供在超洁净条件下生长的优质热氧化层，具有卓越的厚度一致性，为功率半导体实验室提供用于复杂机械测试和设备调优的高稳定性参考板。

 

结论：原子级完美性保障绿色能源革命

 

随着全球能源转型加速，对高可靠性、超高效碳化硅功率器件的需求达到了前所未有的高度。消除表面不均匀性并实现亚埃级微观粗糙度控制已不再是锦上添花，而是商业化生产的绝对必要条件。

 

FSM致力于提供超高精度的几何基准和表面完美度，为您的下一代功率半导体路线图奠定基础。从低TTV的优质硅衬底和洁净的硅模拟晶圆，到定制的热氧化层工程和市场领先的晶圆回收/CMP服务，我们提供必要的机械基础保障，将宽带隙材料转化为零缺陷、高良率的能源管理产品。

 

立即联系 FSM，与我们的宽带隙 CMP 表面工程师合作，探索我们先进的平坦化支持产品组合。