高纵横比蚀刻中的硬掩模：为什么氮化硅正成为标准
随着半导体行业从传统的二维微缩技术转向复杂的三维架构，制造工艺的挑战也转向了垂直精度。到2026年，300层三维NAND闪存和先进DRAM的制造将取决于一项关键工艺：高深宽比（HAR）蚀刻。为了在不损害图案完整性的前提下深入硅堆叠层，业界正越来越多地采用…… 氮化硅（SiN）作为首选的硬掩模材料。
传统光刻胶和非晶碳层（ACL）正接近其物理极限。当纵横比超过 40:1 时，掩模的机械和化学稳定性成为决定良率的关键因素。本文探讨了氮化硅（Si3N4）为何成为高纵横比（HAR）工艺的新标准，以及诸如 FSM 硅片之类的精密衬底如何对这一发展至关重要。
- 选择性危机：为什么传统口罩会失效
在等离子体刻蚀中，“选择性”指的是靶材刻蚀速率与掩模刻蚀速率之比。理想情况下，等离子体只会去除靶材硅，而不会影响掩模。然而，实际应用中，高能离子轰击最终会侵蚀掩模。
光刻胶的局限性标准聚合物密度不足，无法承受深沟槽刻蚀所需的长时间高功率等离子体照射。它们会在边角处“塌陷”或变圆，导致关键尺寸 (CD) 损失。
HAR挑战随着沟槽加深，离子向底部输送变得更加困难（离子遮蔽）。这需要更高的偏置功率，进而加速掩模的腐蚀。
SiN优势与氧化物或碳基掩模相比，氮化硅具有更高的选择性比率。其致密的原子结构提供了必要的“刚性”，从而在整个蚀刻周期中保持清晰的特征。
- 结构完整性：防止模式崩溃
高深宽比蚀刻面临的最大障碍之一是 模式崩溃随着纵横比的增加，清洗过程中的毛细作用力或蚀刻过程中的机械应力会导致掩模的高耸柱体倾斜或断裂。
氮化硅的刚性本质上比非晶碳高。这种机械强度确保即使在极高的高度，掩模也能保持与衬底垂直。此外，可以通过等离子体增强化学气相沉积 (PECVD) 或低压化学气相沉积 (LPCVD) 工艺，对氮化硅薄膜进行特定密度等级的调控。对于探索这些边界的研发团队来说，首先…… 测试级硅片s 允许在进行大规模生产之前，以经济高效的方式对不同的 SiN 薄膜应力进行实验。
- 应力工程和晶圆弓形管理
厚厚的 氮化硅硬掩模但这并非没有挑战。SiN 以其高固有应力（通常为拉应力）而闻名。当在标准的 300mm 晶圆上沉积一层厚厚的 SiN 时，会导致衬底“弯曲”或翘曲。
叠加问题晶圆弯曲会导致光刻过程中出现几何畸变，使得下一层无法精确对准。
有限状态机解决方案应对这种应力需要双管齐下的方法。首先，使用氧含量和晶体取向经过优化的优质硅晶圆，可以提供稳定的基础。其次，FSM 的应力消除抛光服务可以应用于晶圆背面，以平衡 SiN 掩模的拉应力，从而有效地“平整”晶圆，为高精度光刻步骤做好准备。
- 热稳定性和化学耐受性
在HAR刻蚀过程中，晶圆表面会受到离子轰击产生的强烈热量。非晶碳掩模在极端热负荷下有时会发生“石墨化”或结构变化，从而在工艺过程中改变其抗刻蚀性能。
相反，氮化硅在高温下表现出极高的稳定性。它能保持其化学成分和密度，从而确保从第一个纳米到最后一个纳米的蚀刻速率一致。正是由于这种可靠性，氮化硅如今已成为行业标准。 自对准双重图案化（SADP）以及其他需要多次蚀刻循环的先进光刻增强技术。
- 蚀刻后去除：化学机械抛光的作用
深蚀刻完成后，必须在不损坏下方精细结构的情况下去除硬掩模。虽然湿法蚀刻（使用热磷酸）很常见，但它可能是各向同性的，会损坏沟槽的侧壁。
这导致了向以下方向的转变 化学机械抛光（CMP）用于硬掩模去除。CMP 可实现对氮化硅层的精确可控的平面去除。通过利用 FSM 的 精密抛光晶圆厂可以确保以亚纳米级的精度去除 SiN 掩模，从而留下一个完美的平面，以便随后沉积金属化层或介电层。
- 经济可行性：从研发到大规模生产
虽然氮化硅沉积比旋涂光刻胶成本更高，但总体拥有成本 (CoO) 却呈现出不同的情况。由于良率的显著提高以及因图案坍塌而导致的晶圆返工量的减少，氮化硅成为先进工艺节点上更具经济优势的选择。
对于实验室和研发中心而言，向 SiN 硬掩模的过渡涉及大量的“实验设计”（DOE）。我们建议使用高阻或测试级晶圆来校准刻蚀停止层和选择性比率。这些经济高效的衬底能够进行严格的测试，从而在将工艺规模扩大到昂贵的材料之前，完善高深宽比（HAR）工艺。 Prime Wafer秒。
常问问题
氮化硅能否用作碳化硅（SiC）刻蚀的硬掩模？
是的，SiN 是一种非常适合用于 SiC 功率器件制造的硬掩模。鉴于 SiC 晶圆的极高硬度，必须使用像 SiN 这样坚固的掩模，才能使其承受刻蚀 SiC 所需的强腐蚀性氟基等离子体。
薄膜厚度如何影响氮化硅掩模的选择性？
虽然厚度起到一定的“缓冲”作用，但化学密度更为重要。在HAR应用中，更薄、更致密的LPCVD SiN薄膜通常比更厚、孔隙率更高的PECVD薄膜性能更优。
晶圆边缘掩模腐蚀的主要原因是什么？
边缘侵蚀通常是由等离子体不均匀性引起的。通过精密抛光确保基板具有一致的边缘轮廓，有助于稳定晶圆边缘的等离子体鞘层。
结论
向氮化硅硬掩模的过渡标志着业界在垂直微缩工艺方面发生了根本性转变。随着存储器层数突破300层，逻辑器件尺寸缩小至10纳米以下，氮化硅在极端纵横比下保持结构完整性的能力使其不可或缺。
在FSM，我们提供高精度氮化硅晶圆和衬底修复服务，以应对这些深蚀刻挑战。通过将合适的掩模材料与超平整的Silicon Prime晶圆相结合，工程师可以突破3D半导体制造的物理极限。