高压集成电路用外延衬底与体相CZ晶片：性能、缺陷密度和击穿电压优化
随着汽车电气化、工业自动化和智能电网电源管理的需求激增，半导体制造商正在扩大高压集成电路 (HV-IC) 和双极型 CMOS-DMOS (BCD) 智能功率技术的产能。这些高压器件的工作电压范围从 40V 到超过 1200V，会对底层的硅衬底造成极大的压力。
对于工艺工程师和供应链经理来说，一项关键的设计和采购决策是选择合适的硅晶圆结构：体硅直拉法 (CZ) 硅晶圆与微晶硅晶圆。 外延（Epi）硅晶片秒。
虽然标准体硅CZ晶圆仍然是低压数字微控制器的经济之选，但高压功率器件需要更优异的介电击穿抗性、零缺陷有源区以及抗闩锁效应能力。本文从材料物理、晶体缺陷机制、击穿电压动力学以及性价比等方面，对采用外延衬底和体硅CZ晶圆的器件进行了比较。
材料物理：体相 CZ 和外延晶片之间的结构差异
要了解高压应用中的性能差异，需要研究每个基板的制造方式。
块状直拉 (CZ) 硅片
块状 CZ 晶片是通过将单晶硅锭直接从石英坩埚中盛有的熔融硅浴中拉出而制成的。
特性：所得晶圆在其整个厚度范围内具有均匀的电学和物理特性。
局限性：由于晶体直接从与石英接触的热熔体中生长出来，因此在锭冷却过程中自然会混入氧杂质（12 - 18 PPMA）和被称为晶体起源颗粒（COPs）的空隙型微缺陷。
外延（Epi）硅晶片
外延晶片由高纯度单晶硅层构成，该单晶硅层通过化学气相沉积 (CVD) 法沉积在高度抛光的衬底上。 优质CZ衬底晶片。
特性：外延层在气相反应器中于约 1000 ℃ 至 1150 ℃ 的温度下逐个原子地生长。
结构优势：由于外延层是由超纯气体（如三氯硅烷、SiHCl3）而不是熔融液体生长而成，因此 100% 不含晶体起源颗粒（零 COP）。
高压集成电路设计中的关键性能因素
击穿电压 (Vbr) 和栅极氧化层完整性 (GOI)
在高压晶体管（DMOS、LDMOS、IGBT）中，强电场跨越反向偏置的PN结。
体相CZ失效模式：与器件有源区相交的COP缺陷会形成微孔和局部电场集中器。在高电压偏置下，这些缺陷会引发过早的局部雪崩击穿和高结漏电流。此外，表面COP缺陷会降低栅极氧化层完整性（GOI），导致栅极介质中出现针孔击穿。
外延晶片优势：零COP外延层提供原子级纯净的晶体基质。电场均匀分布在高阻外延漂移层中，使器件能够在不发生过早失效的情况下达到其理论最大雪崩击穿极限。
闩锁免疫和基底电阻率调控
功率集成电路中的高压开关通常会将少数载流子注入衬底，这可能会引发寄生SCR结构——一种被称为闩锁的灾难性故障机制。
批量 CZ 约束：CZ晶片要求衬底具有均匀的电阻率。实现高击穿电压需要高电阻率（例如，20至100欧姆·厘米），但高衬底电阻会使器件极易发生闩锁效应。
外延解决方案：外延技术将有源层与体载流子层解耦。高压器件可采用生长在重掺杂、超低电阻衬底（P+ 或 N+，ρ
技术参数对比矩阵
FSM 提供高精度起始基板和标准硅片，涵盖 Prime 和 Test 等级，为高压外延沉积和基本 IC 加工提供了理想的基础。
| 规格参数 | FSM 块状 CZ 硅晶片 | FSM外延衬底/外延晶片 |
| 直径覆盖范围 | 2英寸 - 12英寸（50毫米 - 300毫米） | 2英寸 - 12英寸（50毫米 - 300毫米） |
| 晶圆基板等级 | 特级/测试级 | 特级（超纯基础油） |
| 晶体取向 | ，， | ，（可提供精密边角料） |
| 缺陷概况（COP） | 标准 CZ（可控微孔） | 主动表层零COP |
| 电阻率结构 | 均匀（1−100 Ω⋅cm） | 陡峭剖面（重掺杂基底+轻掺杂外延） |
| 总厚度变化（TTV） | 初装 | 基底厚度 |
| 闩锁阻力 | 缓和 | 优异的（低电阻衬底路径） |
| 高压适用性 | 低至中电压（ | 高压（40V 至 > 1200V / BCD / MOSFET / IGBT） |
应用匹配与成本效益优化
在体硅 CZ 晶片和外延晶片之间进行选择，需要在器件性能要求和原材料成本之间取得平衡。
最适合用于大块 CZ 晶圆的应用
低电压数字和存储器 IC：微控制器、逻辑器件和低电压模拟 IC，工作电压为 5V 至 12V，其中 COP 空洞不会影响电压击穿。
基准设备校准和工艺开发：利用 FSM 测试级块状 CZ 晶圆进行热炉校准、CMP 抛光工具基准测试和光刻胶涂层测试，以优化资本支出。
需要外延衬底的应用
- 汽车及工业 BCD 技术：智能电源 IC，将 5V CMOS 逻辑与 60V-100V DMOS 功率开关集成在单个芯片上。
- 分立式功率 MOSFET 和 IGBT：高压开关器件，需要深耗尽层（外延层厚度 > 10 微米）和低导通电阻（导通电阻）。
- 高可靠性栅极氧化层测试：利用在 FSM Prime 衬底上生长的外延层建立栅极介质击穿特性的零缺陷基线。
采购结论及建议
高压外延衬底要求：对于工作电压高于 40V 或采用 BCD 工艺的器件架构，选择具有零 COP 有源层的外延晶圆，以确保高击穿电压并消除闩锁风险。
指定用于外延生长的优质衬底：高质量的外延生长需要超平整的衬底。确保起始衬底的 TTV
利用批量测试晶圆优化研发成本：使用经济高效的批量测试晶圆 CZ测试晶圆用于非关键的模拟运行和工具设置，将优质外延基板保留给活跃的生产运行。