高壓SiC MOSFET閘極介質和鈍化層的熱氧化層均勻性要求
引言：下一代電力電子技術的可靠性瓶頸
隨著電動車 (EV) 動力系統、兆瓦級太陽能逆變器和高壓固態斷路器等技術的系統性轉型，碳化矽 (SiC) 已成為主流的寬禁帶 (WBG) 半導體材料。 SiC 的臨界擊穿電場強度是傳統矽的十倍，這使得高壓 MOSFET 能夠以顯著降低的導通電阻 (Ron) 運作。ds(on)）以及高溫下最小的開關損耗。
然而，1200V 和 1700V SiC MOSFET 的商業化應用面臨一個關鍵的物理限制：可靠性。 熱氧化層二氧化矽 (SiO2) 既是極端電場下的超薄閘極介質，也是保護高壓終端結構的厚表面鈍化層，因此必須保持完美的均勻性。 150mm 或 200mm SiC 晶圓上的任何空間或化學成分差異都會加速器件過早退化。本白皮書分析了 SiC 熱氧化所需的嚴格均勻性參數，並概述了確保商用級裝置長壽命的製程策略。
1.閘極介質危機：近界面陷阱與場加速
與其他化合物半導體不同，SiC 可以透過熱氧化生長出天然的 SiO2 薄膜。然而，晶格中碳原子的存在顯著地增加了氧化動力學的複雜性。
碳簇積累
在熱氧化過程中，碳副產物（例如 CO 或 CO₂ 氣體）必須向外擴散穿過不斷生長的氧化膜。不可避免地，殘留的碳原子團簇會被捕獲在 SiO₂/SiC 界面附近，形成高密度的近界面陷阱 (NIT)。這些陷阱會造成嚴重的閾值電壓 (Vth)。th）不穩定並降低反型層電子遷移率。
厚度不均勻性和電場臨界極限
- 在高壓阻斷條件下，溝槽柵或平面SiC MOSFET的閘極氧化層會承受強烈的電場應力，通常接近3至4MV/cm。如果熱氧化層厚度變化哪怕只有±5%，最薄的局部區域也會經歷局部電場擁擠，超過SiO2的臨界介電強度。
- 這種局部應力會引發福勒-諾德海姆隧道電流，導致汽車牽引模組中加速的時間相關介質擊穿 (TDDB) 和災難性的現場故障。
2.鈍化層均勻性對邊緣端接穩定性的影響
雖然閘極介質需要亞奈米級的厚度精度，但部署在裝置外圍的厚熱氧化鈍化層則處理著不同的、但同樣危險的應力向量：表面場約束。
保護連接終端延伸線 (JTE)
高壓SiC MOSFET採用複雜的邊緣終止結構，例如結終止擴展（JTE）或浮動場環（FFR），以在關斷狀態阻塞階段擴展晶圓表面擁擠的耗盡區。鈍化氧化層封裝了這些場。
- 如果鈍化層厚度均勻性差或結構密度變化，則局部介電常數會偏移。
- 這種變化會扭曲表面電位分佈，導致局部空氣電離或過早的表面雪崩擊穿，而此時碳化矽晶格尚未達到其固有的擊穿極限。
3.工程解決方案：先進的氧化製程和基材控制
要達到一級汽車應用所需的嚴格氧化物相干性，需要優化化學鈍化技術和晶圓原始幾何基線。
氮化後氧化退火（POA）
為了消除界面附近的有害碳陷阱，現代晶圓廠採用一氧化氮 (NO) 或氧化亞氮 (N₂O) 進行廣泛的氧化後退火 (POA) 處理。氮化處理將氮原子直接引入界面，鈍化懸空鍵並分解碳複合物。為了確保這種化學鈍化均勻地發生在整個晶圓網格上，底層形貌必須絕對平整。
使用超平整基材進行基線標準化
SiC上熱氧化層的初始生長速率高度依賴局部晶體取向和表面原子粗糙度。利用超平整、高結晶度的表面 優質矽晶圓 對於製程基線驗證和爐內熱分佈分析而言，這是製程穩定性的黃金標準。晶圓廠利用高純度矽模擬晶圓緊密排列爐內浮片，以抑制湍流氣體流動，並確保生產負載上溫度分佈完全對稱。
透過精密化學機械拋光技術消除高級機械損傷
晶圓切割和拋光步驟中殘留的任何微刮痕或亞表面損傷 (SSD) 都會成為局部氧化加速區，導致嚴重的局部氧化層不均勻性。部署優質 晶圓拋光服務（CMP）在熱氧化之前，保證了具有亞埃級微觀粗糙度（Ra
4.技術規格矩陣：高階氧化物要求
| 結構度量 | 傳統工業級 | FSM汽車等級規格 | 對碳化矽可靠性的直接影響 |
| 柵極氧化層厚度均勻性 | 晶圓橫向誤差±5% | 晶圓橫向偏差小於±1.5% | 消除電場擁擠；穩定電壓th高偏壓下的漂移。 |
| 界面態密度（D）它） | 約 1×1012公分-2電子伏特-1 | 11公分-2電子伏特-1 | 大幅提高通道反型層電子遷移率。 |
| 鈍化氧化層厚度 | 可變輪廓 | 嚴格相干矩陣 | 最大限度提高 JTE 的有效性；防止表面電弧放電。 |
| 次表面損傷（SSD） | 痕跡存在 | 絕對零度（CMP 已消除） | 消除局部加速氧化熱點和凹坑。 |
5.財務優化：利用高端晶圓回收技術
完善1200V溝槽柵SiC MOSFET的氧化製程需要進行大量的破壞性爐測試。為了進行常規的爐測試而犧牲昂貴的生產級寬帶隙襯底，可能會導致工程預算超支。
透過整合專業的B2B晶圓回收服務，先進的晶圓廠可以大幅降低營運成本。廢棄的監測層可以去除受損的氧化層，進行客製化應力消除處理（化學機械拋光服務），並重新拋光至完美的整體平整度，使其能夠作為高可靠性的虛擬或監測基板重新投入爐內循環使用。
常問問題
為什麼碳污染更容易破壞溝槽式SiC MOSFET結構，而不是平面結構？
溝槽式 MOSFET 的垂直壁沿著不同的晶面（例如 a 面或 m 面）蝕刻而成，這些晶面與水平的 c 面相比，其熱氧化生長速率存在固有差異。這種方向性各向異性使得在亞微米溝槽內實現均勻的氧化層厚度變得異常困難，從而凸顯了對低於 1.5% 的均勻性控制的必要性。
在標準矽上生長的熱氧化層能否用於校正碳化矽爐？
是的。晶圓廠通常會使用構建在矽載體上的超潔淨、均勻的熱氧化物晶圓來測試爐內氣體動力學，在開始高成本的碳化矽運行之前，繪製出整個加熱區域的基準熱均勻性圖。
表面微觀粗糙度與TDDB性能有何關係？
高表面微觀粗糙度會在半導體表面形成亞微米級的原子峰。當施加高閘極電壓時，這些原子高峰會像局部避雷針一樣，集中電場應力，導致SiO2介質過早穿孔，進而造成TDDB元件早期失效。
零缺陷電源架構的基礎
隨著高壓碳化矽功率裝置在關鍵的汽車和電網基礎設施中廣泛應用，材料缺陷的容錯空間已完全關閉。熱氧化層均勻性不再只是一個目標指標，而是系統安全和零缺陷商業部署的基礎前提。
FSM致力於提供電力電子產品路線圖所需的基礎材料和完美工藝。從精心設計、高度均勻的熱氧化層基板，到高純度優質矽晶圓、平衡虛擬基板以及卓越的晶圓回收服務，我們彌合了工程理論與完美商業生產之間的差距。
立即聯絡 FSM，諮詢我們的高壓氧化物處理專家，確保您的生產子結構安全。