碳化矽（SiC）基板製備：用於亞埃級微粗糙度控制的先進化學機械拋光（CMP）策略

引言：寬頻隙功率半導體製造的晶格挑戰

 

碳化矽 (SiC) 從根本上革新了電力電子領域，成為高壓、高頻和高熱效率應用的理想基板材料。從 800V 電動車 (EV) 驅動逆變器和兆瓦級電網基礎設施，到先進的再生能源開關設備，SiC 的寬頻隙特性使裝置能夠在遠超傳統矽物理極限的擊穿電壓和溫度下工作。

 

然而，將碳化矽（SiC）的原料優勢轉化為高良率的裝置製造，完全取決於初始晶圓表面的原子級完美度。在同質外延層生長之前，基板表面必須完全沒有結構缺陷、刮痕和晶體應變。由於碳化矽化學性質穩定且機械硬度極高（莫氏硬度為9.2至9.5，僅次於鑽石），傳統的拋光方法完全失效。在不引入亞表面結構應變的情況下實現亞埃級微觀粗糙度（Ra

1.拋光α-SiC晶面的摩擦化學障礙

 

碳化矽(SiC)極高的物理和化學穩定性使其在嚴苛的現場作業中表現出色，但也為晶圓尺寸縮小和切割帶來了巨大的挑戰。與易氧化且具有各向同性機械性質的矽不同，單晶4H-SiC具有高度各向異性的六方晶格。

 

 

 

極坐標面部差異：Si 型臉與 C 型臉

 

商用 4H-SiC 晶片沿著特定的晶體學方向切割，露出兩個截然不同的極性表面：矽端面 (0001) 和碳端面 (000)。

 

• 碳面（C面）具有更高的化學反應活性和更低的活化能壘，使其能夠在相對較高的材料去除率 (MRR) 下進行平面化。

 

• 矽面（Si-Face）由於其表面矽原子具有高度緻密的電子結構，因此矽面化學性質非常穩定。由於矽面被廣泛用於下游裝置製造和外延生長，因此解決其極強的耐化學腐蝕性是功率半導體線路設計的核心問題。

 

純機械磨損的失效

 

僅使用超硬鑽石磨料對 4H-SiC 進行表面處理會造成災難性的划痕網絡、微崩裂和深層亞表面晶格損傷 (SSD)。這些機械缺陷會成為後續 MOCVD 外延過程中破壞性堆疊層錯和穿透位錯的成核位點，徹底破壞成品 MOSFET 的阻斷電壓和漏閘極電流。

 

2.先進電化學CMP：透過可控氧化克服慣性

 

為了在惰性 Si 表面上實現無刮痕、亞埃級的微觀粗糙度輪廓，先進的 CMP 製程必須依靠緊密平衡的摩擦化學機制：連續的、原位的化學轉化，然後進行分子級的機械掃掠。

 

協同氧化-磨損基質

 

由於天然碳化矽對標準鹼性緩衝液沒有反應，先進的晶圓拋光製程 (CMP) 會注入強化學氧化劑，例如高錳酸鉀 (KM)。_n這₄），次氯酸鈉（N_一個OCl₂），或過氧化氫（H₂O）。₂這₂) 在過渡金屬催化劑的作用下－進入酸性膠體二氧化矽漿液。

 

• 氧化步驟強氧化劑會破壞表面穩定的Si-C鍵，將最外層的原子層轉化為更柔軟的水合二氧化矽(SiO₂)。_我這₂nH₂O)鈍化膜。

 

• 磨損步驟柔軟的氧化皮會被較軟的膠體二氧化矽顆粒（SiO₂）不斷去除。₂（莫氏硬度~7）嵌入剛性聚氨酯拋光墊中，確保底層的單晶SiC晶格永遠不會被硬磨料刮傷。

 

確保原子級平整的階梯狀表面輪廓

 

當化學氧化速率和機械磨損速率達到完美平衡時，化學機械拋光（CMP）製程能夠揭示4H-SiC晶體的真實熱力學原子結構：一個高度規則、排列有序的原子台階和檯面矩陣。微觀粗糙度降至1Å以下（Ra

 

3.基板均勻性基礎設施：載體選擇和機械緩衝層

 

在整個 150 毫米或 200 毫米 SiC 晶圓區域內實現亞埃級的完美精度，需要完全穩定的機械背景，沒有基線幾何微偏差。

 

利用低偏差載片晶圓減輕TTV和翹曲

 

在SiC化學機械拋光（CMP）所需的高壓、長時間拋光循環中，活性基片透過背壓式多區域載體壓緊在拋光墊上。壓力分佈的任何不均勻性都會導致局部過度拋光或邊緣滾落缺陷。利用高剛性、超平整的基片可以有效解決這個問題。 優質矽晶圓在CMP工具裝置中，作為底層結構載體或參考基底的基板提供了一個穩定的平行幾何基準。這使得減薄後的SiC基板的最終總厚度偏差（TTV）控制在亞微米級公差範圍內。

 

利用高純度類比元件保護資本設備

 

SiC CMP 拋光液具有強腐蝕性，並含有專為極端環境設計的高密度化學成分。為了驗證去除曲線、繪製拋光液輸送機製圖並預熱拋光墊，同時又不損壞昂貴的原生 SiC 基板，整合式生產線採用了高純度的拋光液。 矽虛擬晶片以及犧牲結構。這確保在主動功率半導體運行開始之前，拋光工具的運動學在穩定條件下得到最佳化。

透過柔性層實現工程背面保護平衡

 

為了保護SiC基板未拋光的背面免受雙面加工過程中寄生化學侵蝕或刮擦，工程師採用了均勻的介電背襯。利用客製化的熱氧化晶片作為製程參考，工程師可以精確地模擬應力分佈並校準背襯焊盤的機械柔度，從而防止堅硬的寬頻隙晶片在強大的下壓力下開裂。

 

4.適用於外延生長的4H-SiC基板的技術規格

 

表面輪廓參數	標準後鑽石拋光狀態	FSM 高級後 CMP 靶	對功率元件良率的直接影響
表面粗糙度（Ra）	1.5奈米至5.0奈米	亞埃級（	消除外延堆疊層錯；降低 MOSFET 漏電流。
地下損傷（SSD）	深晶格應變	絕對零度（純淨單晶）	防止高壓（>1200V）模組下元件過早損壞。
刮痕密度矩陣	可見的微小划痕/凹坑	零刮痕（無刮痕表面）	消除垂直溝槽結構中的閘極氧化層可靠度故障。
表面相組成	粗糙的機械表面	原子台階和露台	促進同質外延過程中完美、均勻的階梯狀生長。

 

5.透過先進的晶圓回收技術優化研發材料預算

 

為200mm SiC生產線開發客製化化學配方、驗證拋光墊溝槽紋理以及優化漿料流速，都是極為昂貴的研發項目。每次CMP拋光墊調理評估或機械間隙試驗都需要使用全新的優質寬頻隙基板，這會迅速耗盡專案預算。

 

透過利用高度專業化的晶圓回收服務，先進的功率晶圓廠可以建立高效率的閉環材料管線。測試監測基板、加工缺陷的外延層和邊緣損傷的工程晶圓會被去除缺陷層，並透過優化的化學機械拋光（CMP）製程進行平坦化處理，以重置原子級基線，並檢查其金屬和顆粒的潔淨度。這使得研發部門能夠多次循環優化製程，在保持反應器級潔淨度的同時，顯著降低基板材料的損耗率。

 

常問問題

 

為什麼標準矽CMP漿料在4H-SiC上沒有材料去除率？

標準的矽化學機械拋光（CMP）依賴於弱鹼性機制（通常使用氫氧化鉀或氨水）。₄OH) 可以軟化矽。由於 4H-SiC 具有高度穩定的共價網絡和寬頻隙，這些弱鹼無法破壞表面鍵。如果沒有強氧化劑來強制形成中間 SiO，則 4H-SiC 無法形成表面鍵。₂在該層中，拋光的化學成分為零，導致拋光墊表面光滑，材料去除量為零。

 

表面微觀粗糙度如何直接影響SiC MOSFET的通道遷移率？

垂直SiC MOSFET沿著閘極氧化層正下方的反向通道傳導電流。如果初始基板具有較高的微觀粗糙度（Ra>0.5nm），則SiC與閘極介質之間的界面會變得粗糙。這會導致載子發生嚴重的表面粗糙度散射，從而顯著降低通道遷移率並增加靜態導通電阻（R_on）。_DS（在))成品電源開關。

 

FSM能否提供客製化的氧化基底以支援高壓CMP校準裝置？

是的。 FSM 提供在超潔淨條件下生長的優質熱氧化層，具有卓越的厚度一致性，為功率半導體實驗室提供用於複雜機械測試和設備調優的高穩定性參考板。

 

結論：原子級完美保障綠色能源革命

 

隨著全球能源轉型加速，對高可靠性、超高效碳化矽功率元件的需求達到了前所未有的高度。消除表面不均勻性並實現亞埃級微觀粗糙度控制已不再是錦上添花，而是商業化生產的絕對必要條件。

 

FSM致力於提供超高精度的幾何基準和表面完美度，為您的下一代功率半導體路線圖奠定基礎。從低TTV的優質矽基板和潔淨的矽模擬晶圓，到客製化的熱氧化層工程和市場領先的晶圓回收/CMP服務，我們提供必要的機械基礎保障，將寬頻隙材料轉化為零缺陷、高良率的能源管理產品。

 

立即聯絡 FSM，與我們的寬頻隙 CMP 表面工程師合作，探索我們先進的平坦化支援產品組合。