高縱橫比蝕刻中的硬掩模：為什麼氮化矽正成為標準
隨著半導體產業從傳統的二維微縮技術轉向複雜的三維架構，製造流程的挑戰也轉向了垂直精度。到2026年，300層三維NAND快閃記憶體和先進DRAM的製造將取決於一項關鍵製程：高深寬比（HAR）蝕刻。為了在不損害圖案完整性的前提下深入矽堆疊層，業界正越來越多地採用… 氮化矽（SiN）作為首選的硬掩模材料。
傳統光阻和非晶碳層（ACL）正接近其物理極限。當縱橫比超過 40:1 時，掩模的機械和化學穩定性成為決定良率的關鍵因素。本文探討了氮化矽（Si3N4）為何成為高縱橫比（HAR）製程的新標準，以及諸如 FSM 矽片之類的精密基板如何對這一發展至關重要。
- 選擇性危機：為什麼傳統口罩會失效
在等離子蝕刻中，「選擇性」指的是靶材蝕刻速率與掩模蝕刻速率之比。理想情況下，等離子體只會去除靶材矽，而不會影響掩模。然而，在實際應用中，高能量離子轟擊最終會侵蝕掩模。
光阻的局限性標準聚合物密度不足，無法承受深溝槽蝕刻所需的長時間高功率等離子體照射。它們會在邊角處「塌陷」或變圓，導致關鍵尺寸 (CD) 損失。
HAR挑戰隨著溝槽加深，離子向底部輸送變得更加困難（離子遮蔽）。這需要更高的偏壓功率，進而加速掩模的腐蝕。
SiN優勢與氧化物或碳基掩模相比，氮化矽具有更高的選擇性比率。其緻密的原子結構提供了必要的“剛性”，從而在整個蝕刻週期中保持清晰的特徵。
- 結構完整性：防止模式崩潰
高深寬比蝕刻面臨的最大障礙之一是 模式崩潰隨著縱橫比的增加，清洗過程中的毛細作用力或蝕刻過程中的機械應力會導致掩模的高聳柱體傾斜或斷裂。
氮化矽的剛性本質上比非晶碳高。這種機械強度確保即使在極高的高度，掩模也能保持與基板垂直。此外，可以透過等離子體增強化學氣相沉積 (PECVD) 或低壓化學氣相沉積 (LPCVD) 工藝，對氮化矽薄膜進行特定密度等級的調控。對於探索這些邊界的研發團隊來說，首先… 測試級矽片s 允許在進行大規模生產之前，以經濟高效的方式對不同的 SiN 薄膜應力進行實驗。
- 應力工程和晶圓弓形管理
厚厚的 氮化矽硬掩模但這並非沒有挑戰。 SiN 以其高固有應力（通常為拉應力）而聞名。當在標準的 300mm 晶圓上沉積一層厚厚的 SiN 時，會導致基板「彎曲」或翹曲。
疊加問題晶圓彎曲會導致光刻過程中出現幾何畸變，使得下一層無法精確對準。
有限狀態機解決方案應對這種應力需要雙管齊下的方法。首先，使用氧含量和晶體取向經過優化的優質矽晶圓，可以提供穩定的基礎。其次，FSM 的應力消除拋光服務可以應用於晶圓背面，以平衡 SiN 掩模的拉應力，從而有效地「平整」晶圓，為高精度光刻步驟做好準備。
- 熱穩定性和化學耐受性
在HAR蝕刻過程中，晶圓表面會受到離子轟擊產生的強烈熱量。非晶碳掩模在極端熱負荷下有時會發生「石墨化」或結構變化，從而在製程過程中改變其抗蝕刻性能。
相反，氮化矽在高溫下表現出極高的穩定性。它能保持其化學成分和密度，從而確保從第一個奈米到最後一個奈米的蝕刻速率一致。正是由於這種可靠性，氮化矽如今已成為業界標準。 自對準雙重圖案化（SADP）以及其他需要多次蝕刻循環的先進光刻增強技術。
- 蝕刻後去除：化學機械拋光的作用
深蝕刻完成後，必須在不損壞下方精細結構的情況下去除硬掩模。雖然濕蝕刻（使用熱磷酸）很常見，但它可能是各向同性的，會損壞溝槽的側壁。
這導致了向以下方向的轉變 化學機械拋光（CMP）用於硬掩模去除。 CMP 可實現對氮化矽層的精確可控的平面去除。透過利用 FSM 的 精密拋光晶圓廠可以確保以亞奈米級的精度去除 SiN 掩模，從而留下一個完美的平面，以便隨後沉積金屬化層或介電層。
- 經濟可行性：從研發到大規模生產
雖然氮化矽沉積比旋塗光阻成本更高，但整體擁有成本 (CoO) 卻呈現出不同的情況。由於良率的顯著提高以及因圖案坍塌而導致的晶圓返工量的減少，氮化矽成為先進製程節點上更具經濟優勢的選擇。
對於實驗室和研發中心而言，向 SiN 硬掩模的過渡涉及大量的「實驗設計」（DOE）。我們建議使用高阻或測試級晶圓來校準蝕刻停止層和選擇性比率。這些經濟高效的基板能夠進行嚴格的測試，在將製程規模擴大到昂貴的材料之前，完善高深寬比（HAR）製程。 Prime Wafer秒。
常問問題
氮化矽能否用作碳化矽（SiC）蝕刻的硬掩模？
是的，SiN 是一種非常適合用於 SiC 功率元件製造的硬光罩。鑑於 SiC 晶圓的極高硬度，必須使用像 SiN 這樣堅固的掩模，才能使其承受蝕刻 SiC 所需的強腐蝕性氟基等離子體。
薄膜厚度如何影響氮化矽掩模的選擇性？
雖然厚度起到一定的「緩衝」作用，但化學密度更為重要。在HAR應用中，較薄、較緻密的LPCVD SiN薄膜通常比較厚、孔隙率較高的PECVD薄膜性能更優。
晶圓邊緣掩模腐蝕的主要原因是什麼？
邊緣侵蝕通常是由等離子體不均勻性引起的。透過精密拋光確保基板具有一致的邊緣輪廓，有助於穩定晶圓邊緣的等離子體鞘層。
結論
向氮化矽硬掩模的過渡標誌著業界在垂直微縮製程方面發生了根本性轉變。隨著記憶體層數突破300層，邏輯元件尺寸縮小至10奈米以下，氮化矽在極端縱橫比下維持結構完整性的能力使其不可或缺。
在FSM，我們提供高精度氮化矽晶圓和基板修復服務，以應對這些深蝕刻挑戰。透過將合適的光罩材料與超平整的Silicon Prime晶圓結合，工程師可以突破3D半導體製造的物理極限。