在矽光子共封裝光學元件（CPO）平台上實現亞奈米波導相位相干性

引言：下一代資料中心互連的擴展極限

人工智慧叢集、高效能運算節點和雲端資料中心的指數級成長，已將傳統的可插拔光收發器推向了實體極限。為了克服電訊號傳輸中嚴重的功耗和密度瓶頸，業界正在向其他方向轉型。 共封裝光學元件 (CPO)架構方面，CPO 將光引擎直接整合到與高頻寬專用積體電路 (ASIC) 或交換器相同的多晶片模組封裝中，從而大幅縮短了走線長度並降低了功耗。

這些CPO架構的核心是矽光子（SiPh）積體電路，它可以同時路由、調變和重複使用數百個光載波。隨著資料傳輸速率從1.6 Tbps過渡到3.2 Tbps及更高，光架構高度依賴相干檢測、密集波分複用（DWDM）和多級馬赫-曾德爾干涉儀（MZI）。這些相位敏感系統的性能完全取決於保持光波前之間穩定的空間關係。實現亞奈米波導相位相干性已從理想的設計轉變為嚴格的製造要求。為了在防止破壞性訊號串擾的同時實現最大的光吞吐量，晶圓廠需要一個卓越的基礎，通常由以下因素構成： 優質矽晶圓s 的配置具有亞奈米級厚度公差。

1.相位相干性的物理學：波導尺寸敏感性

在矽光子平台中，光被限制並引導在由低折射率二氧化矽（SiO2）包層包圍的高折射率矽條形或脊形波導內。光訊號在長度為L的波導中傳播時的相位由真空波長和有效折射率（n）決定。_效率）波導結構。

有效折射率（n）_效率) 不是一個靜態的材料常數；它是一個高度敏感的幾何變量，由蝕刻矽芯的精確橫截面尺寸（高度和寬度）決定。由於矽和二氧化矽之間的折射率對比度極高，即使波導高度發生亞奈米級的偏差，也會改變光模式的限制因子。這種變化會使 n 發生偏移。_效率偏離目標值會導致平行光路之間出現相位誤差。在平衡式馬赫-曾德爾干涉儀調變器或解復用器中，這些相位誤差會破壞消光比，增加光插入損耗，並在密集波分複用（DWDM）網路中造成災難性的頻道間串擾。

2.幹擾光學相位對準的物理異常

在晶圓製造過程中，三種不同的物理和機械變化會不斷威脅大型 CPO 光學引擎的亞奈米級相位對準：

矽層厚度不均勻性

相位不相干的主要原因是晶圓表面起始矽層厚度的空間變化。傳統的襯底製造工藝允許存在較小的厚度漂移。然而，在相位敏感的矽光子電路中，即使晶圓表面厚度漂移僅為 2 nm，也會導致光環形解復用器的諧振頻率偏移數十吉赫茲。這種變化會使裝置與目標雷射柵格完全錯位，嚴重影響通道選擇精度。

總厚度變化（TTV）和光刻焦點漂移

在先進的深紫外線（DUV）光刻製程中，波導圖案是透過193 nm浸沒式掃描器實現的。如果基板的總厚度變化（TTV）較大或局部平整度較差，晶圓表面就會超出掃描器極窄的焦深（DoF）。這種焦距漂移會導致印刷波導寬度出現微尺度變化，將原本平坦的空間輪廓轉變為線緣粗糙度（LER）。這種寬度變化會改變光的橫向約束，從而造成局部相速度波動。

熱調諧開銷和熱串擾

為了補償製造過程中的偏差，晶圓廠通常會在關鍵波導上方整合主動熱光微加熱器。透過施加局部熱量，可以利用熱光效應來調節矽的折射率。然而，如果底層基板存在顯著的幾何偏差，這些加熱器必須以高功率運作才能確保相位一致性。這種過高的功耗與CPO架構的超低能耗目標相悖，並且會引入熱串擾，從而乾擾相鄰的光通道。

3.策略緩解措施：工程基質和地形均勻性 

克服相位一致性瓶頸需要從被動的主動熱調節轉向在基板層面進行主動的幾何控制。

利用亞奈米級TTV Prime基板實現基線標準化

為了消除有效折射率漂移的根本原因，工藝線必須採用幾何公差極高的基板。 FSM 提供的超平整優質矽晶圓為高良率矽光子元件提供了理想的基準。這些優質基板在嚴格的晶體學和機械控制下製造，厚度-厚度差 (TTV) 遠低於 1.0 μm。這種結構精度確保後續的外延生長和矽層鍵合階段保持絕對的厚度均勻性，從而在刻蝕開始之前就防止了相位漂移。

利用先進的CMP服務消除地形梯度

矽光子平台採用多層架構，結合了矽波導、氮化矽 (Si3N4) 佈線層和複雜的金屬互連線。在這些蝕刻結構上沉積層間介質 (ILD) 氧化物會造成顯著的形貌差異。如果不加以校正，這種不均勻的形貌會導致上層光學層出現嚴重的蝕刻畸變。 FSM 提供的先進晶圓拋光服務 (CMP) 可完全消除這些堆疊層。 FSM 的精密化學機械拋光技術可去除奈米級台階，從而提供平坦的表面，確保整個有源區內均勻的光刻聚焦和一致的波導輪廓。

利用雙面拋光晶片確保圖案平行度

對於採用背面光纖耦合、矽通孔 (TSV) 或蝕刻在背面的複雜光柵耦合器的先進 CPO 架構而言，前後空間平行性至關重要。任何微尺度楔形誤差或翹曲都會導致背面結構與正面波導不平行，使入射光波前發生傾斜。在優質工藝上加工這些裝置至關重要。 雙面拋光（DSP）晶圓FSM 的 s 確保兩個表面之間絕對共面，消除波前傾斜並最大限度地提高耦合效率。

4.矽光子相干性優化的技術性能規範

5.透過專用晶圓回收通路提高研發預算效率

對 193 nm 浸沒式微影輪廓進行微調、驗證新型脊波導製程的蝕刻選擇性以及繪製多級 MZI 陣列的相位漂移圖，都需要數百次破壞性測試。如果每天都要消耗優質的原始基板進行設備檢查或特性掃描，將會迅速耗盡工程研發預算，並大幅增加原型製作成本。

透過利用高純度晶圓回收服務，矽光子元件製造生產線可以建構可持續的驗證流程。廢棄的測試監測基板、未對準的光刻批次以及不均勻的表徵晶圓，都會被仔細去除舊的介質堆疊層，並通過高精度化學機械拋光 (CMP) 設備進行平坦化處理以重置表面，並經過絕對結構純度認證。這使得工程團隊能夠多次重複使用追蹤層，從而降低製程開發成本，同時滿足嚴格的無塵室潔淨度標準。

常問問題

波導寬度變化 1 nm 會對 MZI 調變器的消光比產生怎樣的影響？

1 nm 的寬度偏差足以改變有效折射率 (neff)，從而在干涉儀的兩臂之間引入相位不平衡。這種相位失配會阻止分束光波在調變器關閉時發生相消干涉。結果，光消光比下降，導致接收端邏輯訊號模糊（光雜訊）和誤碼率 (BER) 升高。

為什麼矽虛擬晶片在矽光刻製程線的氧化物沉積階段至關重要？

等離子體增強化學氣相沉積 (PECVD) 設備對腔室裝載情況非常敏感。如果設備在載片托盤部分空置的情況下運行，局部等離子體密度會偏移，導致活性晶圓上的薄膜沉積不均勻。使用 FSM 的矽虛擬晶圓可平衡腔室負載，確保氧化物包層沉積高度均勻，並穩定光學相位環境。

結論：結構精度是超低損耗光網路的基礎

隨著資料中心轉型為共封裝光學平台以滿足現代人工智慧的運算需求，光學相位相干性的誤差容限已幾乎消失。局部折射率偏移和光刻製程偏差對密集波分複用（DWDM）性能構成嚴重威脅，但可以透過精確的基板幾何形狀、絕對的表面平整度和統一的製程邊界進行系統控制。

FSM致力於提供必要的幾何精度和材料純度，為您的矽光子學和先進CPO路線圖奠定基礎。從超平整的優質矽晶圓和共面雙面拋光(DSP)晶圓，到專業的精密CMP製程和永續的晶圓回收服務，我們提供必要的結構保障，將複雜的光子佈線設計轉化為高良率的商業現實。

接觸 有限狀態機今天與我們的矽光子基板專家合作，並索取詳細的材料相互作用組合。